 |
| Chapitre 1. Introduction |
|
|
 |
1.1. Pourquoi ce choix ? |
|
|
|
1.2. L'outil retenu et proposé |
|
|
|
1.3. Organisation du support de cours |
|
|
|
1.4. Les limites du cours |
|
|
|
1.5. Les prérequis |
|
|
|
1.6. Méthode de travail attendue |
|
|
| Chapitre 2. Traitement combinatoire et syntaxe du langage |
|
|
|
2.1. Le module |
|
|
|
2.2. Les entrées - sorties |
|
|
|
2.3. Les niveaux logiques |
|
|
|
2.4. Le corps du programme |
|
| |
|
 2.4.1. en instanciant |
| |
|
2.4.2. en créant |
|
|
2.5. Les opérations logiques binaires |
|
|
|
2.6. Les opérations logiques unaires |
|
|
|
2.7. Les opérations arithmétiques |
|
|
|
2.8. Les bus |
|
|
|
2.9. La déclaration de paramètre |
|
|
|
2.10. La concaténation |
|
|
|
2.11. Exemple : l'additionneur 1 bit complet |
|
| |
|
2.11.1. Par les équations logiques |
| |
|
2.11.2. En se rappelant le mécanisme d'addition |
|
|
2.12. Taille et codage des nombres |
|
|
|
2.13. Extension des modules |
|
|
|
2.14. Avantages et inconvénients des différentes approches sur un exemple |
|
|
|
2.15. Exercices |
|
| |
|
2.15.1. Des OU exclusif |
| |
|
2.15.2. La Bascule RS |
| |
|
2.15.3. Encodeur BCD - 7 segments |
|
|
2.16. Solution des exercices |
|
| |
|
2.16.1. Des OU exclusif |
| |
|
2.16.2. La Bascule RS |
| |
|
2.16.3. Encodeur BCD - 7 segments |
|
| Chapitre 3. L'usage de l'outil QUARTUS II |
|
|
|
3.1. Le projet |
|
|
|
3.2. La compilation |
|
|
|
3.3. L'assignation des pattes |
|
|
|
3.4. La simulation |
|
|
|
3.5. La programmation |
|
|
| Chapitre 4. Description comportementale |
|
|
|
4.1. Le bloc always et le type reg |
|
|
|
4.2. Les opérateurs conditionnels |
|
|
|
4.3. La mémoire élémentaire |
|
|
|
4.4. L'alternative multiple |
|
|
|
4.5. Exemple de description par table de vérité |
|
| |
|
4.5.1. Cas de la bascule RS |
| |
|
4.5.2. Cas du décodeur BCD 7 segments |
|
|
4.6. Traitement séquentiel par l'exemple |
|
| |
|
4.6.1. Bascule D |
| |
|
4.6.2. Compteur modulo 16 |
| |
|
4.6.3. Compteur de 4 à 28 |
| |
|
4.6.4. Compteur/décompteur modulo 16 |
| |
|
4.6.5. Compteur modulo 16 avec entrée de validation et RAZ synchrone |
| |
|
4.6.6. Compteur modulo 16 à chargement asynchrone |
| |
|
4.6.7. Registre à décalage 6 bits (1 entrée série - 1 sortie parallèle) |
| |
|
4.6.8. Registre à décalage 6 bits (1 entrée série - 1 sortie série) |
|
|
4.7. Exercices |
|
| |
|
4.7.1. La Bascule JK |
| |
|
4.7.2. Compteur-décompteur 4 bits BCD avec chargement synchrone |
| |
|
4.7.3. La Bascule 74LS73A |
| |
|
4.7.4. Compteur BCD modulo 100 |
| |
|
4.7.5. Le compteur 74LS168 |
| |
|
4.7.6. Le registre universel 74LS194 |
|
|
4.8. Solutions des exercices |
|
| |
|
4.8.1. Bascule JK |
| |
|
4.8.2. Compteur-décompteur 4 bits BCD avec chargement synchrone |
| |
|
4.8.3. Bascule 74LS73A |
| |
|
4.8.4. Compteur BCD modulo 100 |
| |
|
4.8.5. Le compteur 74LS168 |
| |
|
4.8.6. Le registre universel 74LS194 |
|
| Chapitre 5. Projets : Enoncés |
|
|
|
5.1. Gestion de feux de carrefour tricolores |
|
|
|
5.2. Réalisation d'un compte-tours |
|
|
|
5.3. Conversion analogique numérique à simple rampe numérique |
|
|
|
5.4. Conversion analogique numérique à rampe avec suivi |
|
|
|
5.5. Conversion analogique numérique à approximations successives |
|
|
|
5.6. Radar de parking |
|
|
| Chapitre 6. Projets : vers la solution |
|
|
|
6.1. Gestion de feux de carrefour tricolores |
|
|
|
6.2. Realisation d'un compte-tours |
|
|
|
6.3. Conversion analogique numérique à simple rampe numérique |
|
|
|
6.4. Conversion analogique numérique à rampe avec suivi |
|
|
|
6.5. Conversion analogique numérique à approximations successives |
|
|
|
6.6. Radar de parking |
|
