LOGIQUE PROGRAMMABLE EN VERILOG
Chapitre 1. Introduction
Chapitre 2. Traitement combinatoire et syntaxe du langage
2.1. Le module
2.2. Les entrées - sorties
2.3. Les niveaux logiques
2.4. Le corps du programme
2.5. Les opérations logiques binaires
2.6. Les opérations logiques unaires
2.7. Les opérations arithmétiques
2.8. Les bus
2.9. La déclaration de paramètre
2.10. La concaténation
2.11. Exemple: l'additionneur 1 bit complet
2.12. Taille et codage des nombres
2.13. Extension des modules
2.14. Avantages et Inconvénients des différentes approches sur un exemple
2.15. Exercices
2.15.1. Des OU exclusif
2.15.2. La Bascule RS
2.15.3. Encodeur BCD - 7 segments
2.16. Solution des exercices
Chapitre 3. L'usage de l'outil QUARTUS II
Chapitre 4. Description comportementale
Chapitre 5. Projets : énoncés
Chapitre 6. Projets : vers la solution
Page d'accueil Table des matières Niveau supérieur Page précédente Bas de la page Page suivante

2.15. Exercices

On propose de confirmer votre compréhension en réalisant les analyses et les programmes des exercices suivants.

Aller directement à la solution n'est pas la bonne démarche. Cherchez et seulement en cas de blocage, jetez un oeil puis continuez votre recherche personnelle.

On pourra suivre la démarche suivante :

  1. Définir les entrées- sorties (nombres puis les noms)
  2. Déclarer ces éléments
  3. Etablir les équations
  4. Ecrire le corps de programme
  5. Comparer avec la solution proposée

 

    2.15.1. Des OU exclusif
    2.15.2. La Bascule RS
    2.15.3. Encodeur BCD - 7 segments
Page d'accueil Table des matières Niveau supérieur Page précédente Haut de la page Page suivante