LOGIQUE PROGRAMMABLE EN VERILOG
Chapitre 1. Introduction
Chapitre 2. Traitement combinatoire et syntaxe du langage
2.1. Le module
2.2. Les entrées - sorties
2.3. Les niveaux logiques
2.4. Le corps du programme
2.5. Les opérations logiques binaires
2.6. Les opérations logiques unaires
2.7. Les opérations arithmétiques
2.8. Les bus
2.9. La déclaration de paramètre
2.10. La concaténation
2.11. Exemple: l'additionneur 1 bit complet
2.12. Taille et codage des nombres
2.13. Extension des modules
2.14. Avantages et Inconvénients des différentes approches sur un exemple
2.15. Exercices
2.15.1. Des OU exclusif
2.15.2. La Bascule RS
2.15.3. Encodeur BCD - 7 segments
2.16. Solution des exercices
Chapitre 3. L'usage de l'outil QUARTUS II
Chapitre 4. Description comportementale
Chapitre 5. Projets : énoncés
Chapitre 6. Projets : vers la solution
Page d'accueil Table des matières Niveau supérieur Page précédente Bas de la page Page suivante

2.15.3. Encodeur BCD- 7 segments

Très souvent, on rencontre la nécessité d'afficher avec des afficheurs 7 segments.

On donne la position des segments sachant que le segment pt n'est pas à commander :

Les segments se présentent ainsi. Ils permettent d'obtenir toutes les possibilités de 0 à F ou plus simplement de 0 à 9 par allumage de certains segments. On demande d'étudier l'encodeur 7 segments qui possède 10 entrées repérées de e0 à e9. Il possède 7 sorties repérées de A à G qui commandent les segments de l'afficheur.

Nota : une seule des entrées est active à la fois (au niveau '1'). Les sorties sont actives au niveau '0' (un '0' allume le segment, un '1' l'éteint).

  1. Etablir la représentation pour chacun des chiffres
  2. Etablir la table de vérité du module
  3. Etablir les équations des 7 sorties
  4. Faire le programme Verilog correspondant

 

Page d'accueil Table des matières Niveau supérieur Page précédente Haut de la page Page suivante