LOGIQUE PROGRAMMABLE EN VERILOG
Chapitre 1. Introduction
Chapitre 2. Traitement combinatoire et syntaxe du langage
2.1. Le module
2.2. Les entrées - sorties
2.3. Les niveaux logiques
2.4. Le corps du programme
2.5. Les opérations logiques binaires
2.6. Les opérations logiques unaires
2.7. Les opérations arithmétiques
2.8. Les bus
2.9. La déclaration de paramètre
2.10. La concaténation
2.11. Exemple: l'additionneur 1 bit complet
2.12. Taille et codage des nombres
2.13. Extension des modules
2.14. Avantages et Inconvénients des différentes approches sur un exemple
2.15. Exercices
2.16. Solution des exercices
Chapitre 3. L'usage de l'outil QUARTUS II
Chapitre 4. Description comportementale
Chapitre 5. Projets : énoncés
Chapitre 6. Projets : vers la solution
Page d'accueil Table des matières Niveau supérieur Page précédente Bas de la page Page suivante

2.9. La déclaration de paramètre

Il est possible de rendre paramétrable des modules plutôt que de les réécrire. C’est le rôle de la directive « parameter ».

Ainsi :

  • Pour associer A à la valeur 3

parameter A = 3 ;

  • Pour associer C à la valeur du calcul 2A/3

parameter C = ( 2*A ) / 3 ;

  • Pour faire 2 tableaux de même taille paramétrable

parameter MSB = 7 ;

input [MSB : 0] donnee ;

output [MSB : 0] SORTIE ;



Il devient possible d’envisager des fonctionnalités paramétrables : on limite ainsi le nombre de déclarations de fonctions. On peut modifier une liste de valeurs à la façon du langage C avec les « #define ».

On peut imaginer des fonctionnalités qui pourraient devenir génériques telles qu'un compteur N bits où N est un paramètre.

Exemple : fonction OU à N entrées

module OU( e, S) ;

paremeter N = 19 ; // à paramétrer

input [N : 0] e ;

output S ;

assign S = |e ;

endmodule


Page d'accueil Table des matières Niveau supérieur Page précédente Haut de la page Page suivante