Les concepteurs de Verilog ont défini
4 niveaux logiques :
Remarque : il est évident
que ces caractères sont associés à
des contenus et qu'il est déconseillé de les
utiliser en tant qu'identificateur
L'état z correspond
à une sortie sans niveau de sortie imposé.
L'état x correspond
à un niveau de sortie (0 ou 1), mais qui ne peut
pas être déterminé ou est à considérer
quelconque.
Une sortie ne peut être
à l'état z que lorsque la sortie est jugée
invalide.
Mettre à l'état
haute impédance se fait en écrivant 'bz (voir
le codage des nombres).
Tester l'état
indéfini se fait en écrivant 'bx (voir le
codage des nombres).
Ceci ajoute des états aux tables
de vérité des composants. On donne quelques
tableaux de Karnaugh modifiés.
Remarque : l'état
x permet de réaliser des masquages simples
Remarque : l'état
z sert souvent à mettre une sortie dans un niveau
indéfini (3 états) et à réaliser
des « OU câblés ».
2.3.1 la fonction NON
On ne peut déterminer la sortie que
dans le cas des entrées à 1 et 0. Dans les
autres cas, elle est inconnue.
|
entree
|
0
|
1
|
x
|
z
|
|
sortie
|
1
|
0
|
x
|
x
|
2.3.2 La fonction ET
La table de vérité du ET est
telle qu'une entrée à 0 impose la sortie à
0. La sortie passe à 1 quand toutes les entrées
sont à 1. Dans les autres cas, le résultat
est inconnu.
|
ET
|
0
|
1
|
x
|
z
|
|
0
|
0
|
0
|
0
|
0
|
|
1
|
0
|
1
|
x
|
x
|
|
x
|
0
|
x
|
x
|
x
|
|
z
|
0
|
x
|
x
|
x
|
2.3.3 La fonction OU
La table de vérité du OU est
telle qu'une entrée à 1 impose la sortie à
1. La sortie passe à 0 quand toutes les entrées
sont à 0. Dans les autres cas, le résultat
est inconnu.
|
OU
|
0
|
1
|
x
|
z
|
|
0
|
0
|
1
|
x
|
x
|
|
1
|
1
|
1
|
1
|
1
|
|
x
|
x
|
1
|
x
|
x
|
|
z
|
x
|
1
|
x
|
x
|
2.3.4 La fonction OU Exclusif
La table de vérité du OU Exclusif
est telle que la sortie est à 1 pour un nombre d'entrée
à 1 impair. Dans les autres cas, le résultat
est inconnu.
|
OU Excl.
|
0
|
1
|
x
|
z
|
|
0
|
0
|
1
|
x
|
x
|
|
1
|
1
|
0
|
x
|
x
|
|
x
|
x
|
x
|
x
|
x
|
|
z
|
x
|
x
|
x
|
x
|
