LOGIQUE PROGRAMMABLE EN VERILOG
Chapitre 1. Introduction
Chapitre 2. Traitement combinatoire et syntaxe du langage
Chapitre 3. L'usage de l'outil QUARTUS II
3.1. Le projet
3.2. La compilation
3.3. L'assignation des broches
3.4. La simulation
3.5. La programmation
Chapitre 4. Description comportementale
Chapitre 5. Projets : énoncés
Chapitre 6. Projets : vers la solution
Page d'accueil Table des matières Niveau supérieur Page précédente Bas de la page Page suivante

3.2. La compilation

Pour compiler, il faut utiliser l'icone de compilation ou dans le menu Tools -> Compiler Tool.

On fait apparaître la fenêtre suivante :

Pour compiler, il suffit de choisir Start.


La compilation se passe en 4 phases :

  1. Analyse et synthèse du programme (indépendant de la cible)
  2. Analyse de l’implantation dans le composant choisi (Fitter)
  3. Assemblage du code généré dans la cible (Assembler)
  4. Analyse temporelle du programme généré en prenant tout en compte (Timing Analyser)

Si des erreurs de programmation sont générées, elles renvoient aux lignes de programmes en cause. Les erreurs de programmation surviennent dans la 1ère phase. Les erreurs dans la 2nde phase viennent d'un composant présentant un manque de cellules ou de broches en entrées-sorties.

Dans notre cas, le message suivant nous permet de passer à la suite.

La démonstration

 

 

 

Page d'accueil Table des matières Niveau supérieur Page précédente Haut de la page Page suivante