LOGIQUE PROGRAMMABLE EN VERILOG
Chapitre 1. Introduction
Chapitre 2. Traitement combinatoire et syntaxe du langage
Chapitre 3. L'usage de l'outil QUARTUS II
Chapitre 4. Description comportementale
4.1. Le bloc always et le type reg
4.2. Les opérateurs conditionnels
4.3. La mémoire élémentaire
4.4. L'alternative multiple
4.5. Exemple de description par table de vérité
4.6. Traitement séquentiel par l'exemple
4.7. Exercices
4.8. Solutions des exercices
4.8.1. Bascule JK
4.8.2. Compteur-décompteur 4 bits BCD avec chargement synchrone
4.8.3. Bascule 74LS73A
4.8.4. Compteur BCD modulo 100
4.8.5. Le compteur 74LS168
4.8.6. Le registre universel 74LS194
Chapitre 5. Projets : énoncés
Chapitre 6. Projets : vers la solution
Page d'accueil Table des matières Niveau supérieur Page précédente Bas de la page Page suivante

4.8.1. Bascule JK

Table de vérité :

A chaque front actif de l'horloge, la sortie est dépendante des entrées et de la sortie avant le front actif (symbolisé par l'indice n-1)

J
K
Qn
0
0
Qn-1
0
1
0
1
0
1
1
1
Complément de Qn-1

Le traitement le plus approprié consiste à réaliser la description par la table de vérité :

module JK (j, k, clk, Q) ;

input j, k, clk ;

output Q ;

reg Q ;

always @ (posedge clk)

case({j, k})

'b01 : Q = 1'b0 ;

'b10 : Q = 1'b1 ;

'b11 : Q = !Q ;

endcase

endmodule

Page d'accueil Table des matières Niveau supérieur Page précédente Haut de la page Page suivante