LOGIQUE PROGRAMMABLE EN VERILOG


Chapitre 1. Introduction

Chapitre 2. Traitement combinatoire et syntaxe du langage

Chapitre 3. L'usage de l'outil QUARTUS II

Chapitre 4. Description comportementale
	4.1. Le bloc always et le type reg
	4.2. Les opérateurs conditionnels
	4.3. La mémoire élémentaire
	4.4. L'alternative multiple
	4.5. Exemple de description par table de vérité
	4.6. Traitement séquentiel par l'exemple
	4.7. Exercices
		4.7.1. La Bascule JK
		4.7.2. Compteur-décompteur 4 bits BCD avec chargement synchrone
		4.7.3. La Bascule 74LS73A
		4.7.4. Compteur BCD modulo 100
		4.7.5. Le compteur 74LS168
		4.7.6. Le registre universel 74LS194
	4.8. Solutions des exercices

Chapitre 5. Projets : énoncés

Chapitre 6. Projets : vers la solution

On souhaite simuler un compteur du type suivant :

Décrire les fonctionnalités du composant par une lecture complète du symbole normalisé
Proposer un traitement pour réaliser l'ensemble des fonctionnalités
Simuler et valider le fonctionnement
Proposer une solution câblée permettant de le transformer en compteur BCD 8 bits
Proposer une modification du programme permettant de réaliser la même chose
Conclure sur les différences