Principe
Ce composant tente de concilier :
les avantages du MOS : commande en tension, rapidité
les avantages du bipolaire : forte tenue en tension au blocage, faible chute de tension en saturation
Pour cela, on met en cascade un MOS et un bipolaire:
Constitution
Sur un substrat P+ on dépose une mince couche N+ puis on fait croître par épitaxie une épaisse couche N- Dans cette couche, on crée une zone P puis dans cette zone quatre îlots N+. A la surface de cette couche on crée deux îlots en polysilicium conducteur pour former la grille de commande; ces îlots sont isolés par un dépôt de silice puis enrobées dans une couche métallique formant l'émetteur du transistor; la métallisation de la face opposée crée le collecteur.
Fonctionnement
v Polarisation inverse : si Vce < 0, le transistor T' ne peut conduire donc l'IGBT est bloqué; la structure fait que la tension inverse maximale est limité à quelques dizaines de volts
v Polarisation directe : Vce > 0
Commutations
Fermeture A t = 0, la tension eg devient positive supérieure à la tension de seuil. |
|
v de 0 à t1 : le courant de grille charge la capacité parasite Cge du MOS; la tension vge augmente exponentiellement jusqu'à la tension de seuil; l'IGBT reste bloqué avec ic = 0 | |
v de t1 à t2 : la tension de seuil étant atteinte, le courant collecteur ic augmente. Tant qu'il n'a pas atteint la valeur I, la diode D conduit imposant vce = E; le courant de grille continue à charger la capacité de grille. En t2, le courant collecteur est égal à I. | |
v de t2 à t3 : la diode D se bloque, le courant ic dépasse I en raison du courant de recouvrement inverse de D. La tension vce tend vers 0; le courant de grille doit continuer à charger Cge et doit décharger la capacité drain - grille du MOS; ig et vge restent constants durant cette phase. | |
v de t3 à t4 : ic = I et vce = 0; le courant de grille finit de charge la capacité Cge jusqu'à ce que vge = egesat. |
|
Ouverture A t = t5, l'IGBT est saturé et la tension de commande prend la valeur eg = 0 pour commander le blocage |
|
v de t5 à t6 : le courant de grille négatif décharge la capacité Cge; tant que vge reste supérieur à la tension de seuil, l'IGBT reste saturé et ic = I. | |
v de t6 à t7 : la tension de seuil étant atteinte, le courant ic commence à diminuer; le courant I ne pouvant être discontinu, la diode D devient passante et la tension vce remonte rapidement à E avec une surtension due aux inductances parasites. Il faut continuer à décharger Cge tout en chargeant la capacité drain - grille du MOS; ig et vge restent constants durant cette phase. |
|
v de t7 à t8 : la conduction est commutée de l'IGBT à la diode D; en t8, l'IGBT est bloqué et il reste à finir de décharger la capacité de grille |
Commande
Si l'IGBT a des caractéristiques entre émetteur et collecteur proches de celles d'un transistor bipolaire, sa commande s'apparente à celle du transistor MOS.
Il y a cependant quelques différences:
v la décroissance du courant à l'ouverture est plus lente que pour le MOS; en effet la commande provoque d'abord le blocage du MOS T; le blocage rapide de celui-ci met la base de T' en circuit ouvert; la désaturation de ce transistor est donc difficile car les porteurs piégés dans la base ne peuvent plus disparaître que par recombinaison.
v à l'ouverture, il faut limiter la vitesse de croissance de la tension vce pour ne pas déclencher la structure thyristor parasite; pour cela, on peut augmenter la résistance Rg au blocage (valeur de l'ordre de 100 W), polariser négativement la grille pour bloquer le transistor parasite ou placer un circuit R - C entre émetteur et collecteur pour ralentir la montée de la tension.