Les bases de Windows XP

1 Transistor MOS

1.1 Principe et technologie

Le transistor MOS exploite la possibilité de créer une canal de Type N sans un substrat de type P (ou l'inverse) en appliquant un champ électrique au semi-conducteur.

.

1.1.1 Transistor MOS à canal latéral

Sur un substrat de silicium dopé, on dépose une fine couche de silice isolante (70 à 150 nm d'épaisseur); le substrat forme le corps ou body (B) du transistor. Par attaque chimique, on crée deux fenêtres dans la silice et on diffuse deux îlots fortement dopés de type opposé à celui du substrat. On métallise ensuite les connexions de source et de drain sur les îlots, de grille sur la couche de silice, et de substrat. La structure de la grille superposant une couche métallique, une couche d'oxyde de silicium et une couche semi-conductrice donne son nom au transistor MOS = Métal Oxyde Semi-conducteur.

La fig.1a donne la structure interne d'un MOS de type N. La représentation symbolique est donnée par la fig.1b; le substrat est généralement relié à la source; la flèche sur la connexion B donne le sens passant de la jonction substrat - source.

Polarisons positivement le drain par rapport à la source ( V_DS > 0 ).

Ø      Pour V_GS = 0, aucun courant ne peut circuler entre drain et source puisqu'on rencontre deux jonctions SB et BD de sens opposés; le MOS est dit bloqué.

Ø      Polarisons la grille positivement par rapport au substrat ( V_GS > 0 ); cette tension ne crée aucun courant de grille en raison de la couche isolante d'oxyde. En revanche il apparaît sous la grille un champ électrique dirigé en sens inverse de la d.d.p donc de la grille vers le substrat. Ce champ va repousser les porteurs majoritaires, trous de charge +e, et attirer les électrons minoritaires. La zone placée sous la grille va inverser son type de dopage devenant une zone N. Il se crée un canal de type N reliant source et drain et permettant la circulation d'un courant d'électrons.

Nous avons alors trois types de fonctionnement :

v     lorsque la tension de grille est inférieure à une tension de seuil appelée V_GSth (th = threshold ou seuil); le courant de drain reste négligeable quelle que soit la tension V_DS ; le MOS est bloqué.

v   lorsque la tension de grille est supérieure à la tension de seuil et que la tension V_DS reste faible, le MOS se comporte entre drain et source comme une résistance R_DSon de valeur commandée par la tension de grille; le MOS est alors en régime linéaire.

v     lorsque la tension de grille est supérieure à la tension de seuil et que la tension V_DS est plus importante, tous les porteurs libres du canal sont mobilisés et le courant de drain devient indépendant de la tension V_DS ; le courant est alors commandé par la tension de grille et le MOS est en régime saturé.

La fig.2 donne l'allure des caractéristiques I_D(V_DS) pour plusieurs valeurs de V_GS

Le MOS fonctionne le plus souvent en commutation entre l'état bloqué et l'état saturé:

Ø      pour V_GS = 0, le MOS est bloqué et se comporte comme un interrupteur ouvert

Ø      pour V_GS > V_GSth , le MOS est en régime linéaire et se comporte comme une résistance R_DSon de faible valeur ( 0,1 à 20 ohms) c'est à dire quasiment comme un interrupteur fermé. Les temps de commutation sont très brefs car il n'y a pas de jonction à bloquer ou débloquer, donc pas de phénomènes de stockage de porteurs.

Ce type de MOS latéral est réservé aux faibles puissances; il a l'avantage d'une conception très simple: il suffit d'une seule diffusion des îlots de source et de drain pour réaliser le composant; il a l'inconvénient d'avoir un canal long et étroit donc de résistance élevée.

.

1.1.2 Transistor MOS à canal vertical

Partant d'un substrat de type N+ fortement dopé, on diffuse successivement des îlots de type P+ puis dans ces îlots, des zone de type N+. La métallisation du substrat donne la connexion de drain. Les îlots P+ et N+ sont court-circuités par la métallisation de la source. Sur la couche d'oxyde, on dépose une couche isolante de polysilicate enrobant la connexion de grille.

Comme pour le MOS latéral, on trouve entre drain et source deux jonctions PN en opposition, interdisant la conduction du courant.

L'application d'une tension V_GS > 0 crée un champ électrique qui chasse les porteur majoritaires de la zone P+ créant une inversion du type de la zone. Un courant peut alors circuler dans le canal, verticalement dans le substrat puis horizontalement dans la zone à dopage inversé des îlots P+ (trajet matérialisé par les traits noirs).

.

L'avantage de cette structure est d'avoir un canal court et de forte section dans sa zone verticale; on peut ainsi obtenir une faible résistance du canal. La structure très compacte du MOS vertical permet d'intégrer plusieurs milliers de cellules identiques sur une puce; ces cellules connectées en parallèle permettent de conduire un courant de drain de plusieurs dizaines d'ampères avec une très faible dissipation de puissance.

Les inconvénients de ce type sont :

Ø      la nécessité de réaliser deux diffusions dans le substrat. On dit que l'on a une structure D-MOS, D voulant dire Double Diffusion.

Ø      la structure N-P-N entre source et drain fait apparaître un transistor bipolaire; ce transistor est neutralisé par la connexion de source court-circuitant la base et l'émetteur de transistor NPN; mais il subsiste entre source et drain une diode P+ - N+ dont l'anode est connectée à la source et la cathode au drain. Cette diode, dite diode de structure, vient en antiparallèle sur le MOS et peut conduire un courant I_D < 0. Cette diode est de "mauvaise qualité" : résistance directe élevée, commutation lente; le plus souvent on doit éviter la mise en conduction de cette diode.

.

1.1.3 Transistor V- MOS

Sur un substrat N+ on fait croître des couches N- puis P+; on diffuse des îlots N+ pour les connexions de source. Un gravure en V est ensuite recouverte d'une couche isolante d'oxyde puis métallisée pour former la grille. Le canal est matérialisé par les traits noirs.

On obtient ainsi des transistors de type V-MOS; ce mode de fabrication donne une faible tenue en tension V_DS (100 V au maximum) mais donne une grande rapidité de commutation.

On fait l'étude pour un MOS à canal latéral de type N, donc avec un substrat de type P. On suppose également que les trous majoritaires du substrat sont en équilibre donc qu'il n'y a pas de déplacement de trous le long du canal.

sans polarisation

A l'équilibre, le niveau de Fermi W_F est constant dans tout le volume. Dans le métal, d'affinité électronique c_m, le niveau de Fermi est dans la bande de conduction et les porteurs sont les électrons. Dans l'oxyde isolant de permittivité e_i, la densité de charge r_iest nulle; dE / dx = r_i/ e_i = 0 donc le champ est constant; E = - dV / dx donne une variation du potentiel linéaire; cette variation entraîne une variation linéaire du niveau W_c. Dans le semi conducteur de type P d'affinité électronique c_sc, le niveau de Fermi est proche de la bande de valence et les porteurs majoritaires sont les trous.

Il existe également des charges négatives fixes de densité surfacique de l'ordre de dues aux phénomènes de contact entre l'oxyde et le silicium. Il existe une barrière de potentiel entre le métal et le silicium due à :

v la différence des affinités électroniques, comme dans la diode Schottky; la d.d.p. correspondante est (c_m - c_sc) / e

v la présence de charges d'interface formant une charge par unité de surface - Q_surface.

Si C_ox est la capacité surfacique du condensateur formé par la structure métal - oxyde - semiconducteur ( C_ox = e_i / épaisseur oxyde), la d.d.p. correspondante est donc - Q_surface / C_ox .

Au total ces effets provoquent la courbure des niveaux d'énergie dans le semi-conducteur. Pour annuler cette courbure, il faudrait appliquer une tension métal - semi-conducteur opposée à la barrière de potentiel; cette tension dite de bandes plates ( flat bands) est V_FB = -[(c_m - c_sc) / e - Q_surface / C_ox ].

Par exemple pour une structure Aluminium - silice - silicium de type P, on a c_m = 4,3 eV , c_sc = 5,3 eV, permittivité relative de l'oxyde e_ir = 4, épaisseur de l'oxyde = 100 nm; on a e_i = e_o.e_ir = , C_ox = 354 µF / m² ; Q_surface = e . = 160 µC / m^² ; V_FB = -1,45 V.

avec polarisation

Lorsqu'on applique une tension V_G entre la grille et le substrat, cette tension vient s'ajouter à la tension de seuil ci-dessus pour courber les bandes d'énergie. Pour simplifier l'étude, nous allons supposer que le potentiel de bandes plates est nul et nous intéresser uniquement à l'effet de la polarisation. Il suffira par la suite de rajouter ce potentiel aux résultats. Nous avons alors la structure de bandes de la fig.6.

Pour V_G = 0, on est donc en régime de bandes plates avec un niveau de Fermi constant dans tout le semi-conducteur. La polarisation V_G > 0 crée une courbure des bandes. La chute de potentiel dans l'isolant donne une tension dite potentiel de surface V_s < V_G au contact oxyde - semi-conducteur.

La densité de charge r dans le canal est due aux atomes accepteurs ionisés (densité NA), aux trous (densité p) et aux électrons (densité n) libres. Elle varie avec le potentiel de surface suivant le graphe ci-dessous :

.

Ø pour V_s < 0 : le champ électrique créé par le potentiel de grille attire les trous près à la jonction de l'oxyde et du silicium: p > p_eq = N_A et n << p; il n'y a donc pas de canal N dans la structure. La densité de charge est positive, de densité peu différente de e.p; on dit que la canal fonctionne en régime d'accumulation.

Ø pour 0 < V_s < V_i : le champ électrique dû à la polarisation repousse les trous; on a n <n_eq ,

p > p_eq et n < p, le canal reste de type P. La charge négative est due aux impuretés ionisées et sa densité est voisine de -e.N_A; on dit que l'on est en régime d'appauvrissement.

Ø pour V_i < V_s < 2.V_i : le champ électrique dû à la polarisation repousse les trous et attire les électrons; on a n_eq < p < n < p_eq, le canal devient de type N; la charge est négative et sa densité reste peu différente de -e.N_A; on dit que l'on est en régime de faible inversion

Ø pour V_s > 2.V_i : on a p < n_eq < p_eq < n avec n >> p. La charge négative est peu différente de -e.n; on dit que l'on est en régime de forte inversion.

1.3 Limites d'emploi

Ø En régime continu les limites d'utilisation viennent :

v du courant maximal I_Dmax que peut supporter la connexion de source

v de la tension de claquage V_DSmax des jonctions PN substrat-source et substrat-drain

v de la puissance maximale P_max=(V_DS.I_D)_max que peut dissiper le composant

Il n'y a pas de phénomène de second claquage comme dans le transistor bipolaire; en raison des faibles dimensions de chaque cellule composant le MOS, la densité de courant y est constante. Si une cellule a un courant plus élevé que les autres, l'augmentation de température qui en résulte augmente sa résistance; comme toutes les cellules sont connectées en parallèle, la d.d.p est identique pour toutes et l'augmentation de la résistance réduit automatiquement le courant. Ces limites définissent l'aire de sécurité SOA en régime continu (fig.12).

Ø En régime de commutation, les limites peuvent être étendues à une aire appelée CSOA limitée par :

v      le courant maximal I_DMmax > I_Dmax que peut supporter la connexion de source

v     la tension de claquage V_DSmax

v      la puissance maximale qui dépend du temps t_p pendant lequel le MOS est parcouru par un courant, avec un rapport cyclique de commande de 1%.

Lorsque le MOS est dans l'état linéaire, il se comporte comme une résistance R_DSon; pour que le MOS puisse conduire le courant I_D, la tension drain-source doit être au moins égale à R_DSon.I_D; ceci impose une limite qui empiète sur l'aire CSOA.

Par exemple pour un MOS BUZ 64, nous avons : V_DSmax = 400 V ; I_Dmax = 10,5 A ; I_DMmax = 31 A ; P_max = 125 W.

La tension grille -source est limitée en valeur absolue à 20 V par la tension de claquage de l'oxyde. La tension de seuil est V_th = 3 V. La résistance R_DSon = 0,4 W pour V_GS = 10 V et I_D = 5 A.

. .

1.4 Commutations

1.4.1 Capacités parasites

Dans l'étude théorique, nous avons vu que la structure MOS crée une capacité entre le métal et le semi-conducteur.

On a donc une capacité entre chaque paire de connexions :

Le plus souvent les constructeurs donnent les valeurs:

Ces capacités sont de l'ordre de quelques centaines de pF. Elles sont surtout fortement dépendantes de la polarisation du MOS, diminuant lorsque V_DS ou V_GS augmente.

Lorsque le MOS est bloqué, la tension de grille est nulle, la tension V_DS est positive de valeur E; C_gs est donc déchargée; C_gd et C_ds sont chargées sous E.

Lorsque le MOS est saturé, la tension de grille est de l'ordre de 10 à 20 V, la tension drain-source est quasi nulle; la capacité C_gs est chargée positivement, la capacité C_ds est déchargée et la capacité C_gd chargée négativement.

Pour commuter le MOS de l'état bloqué à l'état passant, il faut donc charge C_gs, décharger C_ds et inverser la charge de C_gd. Ces transferts de charge nécessitent un courant transitoire de grille positif. A V_DS = Cste, la variation de V_GS se reporte en négatif sur V_GD = V_DS - V_GS : DV_GD = -DV_GS; si V_GS augmente, il faut un courant I_cgs > 0 pour charger C_gs et un courant I_cgd < 0 pour décharger C_gd; ces deux courants s'ajoutent en valeur absolue pour donner le courant de grille; tout se passe comme si on chargeait en parallèle les deux capacités, donc comme si on plaçait la capacité C_iss entre grille et source.La commutation sera d'autant plus rapide que le courant de grille sera plus grand pour pouvoir transférer les charges aux capacités parasites. En raison des variations des capacités lors de la commutation, il est difficile de calculer le courant pour un temps de commutation imposé; certains constructeurs donnent la charge à transférer Q_g par la connexion de grille; il est alors simple de lier le courant moyen de grille I_G au temps de commutation : I_G = Q_g / t_com.

1.4.2 Formes d'onde en commutation

Le transistor est commandé par un générateur de créneau e_g en série avec la résistance R_g. Le drain est polarisé par la tension continue E; la charge est modélisée par une source de courant continu I; la diode de roue libre I assure la continuité de I lorsque le MOS est bloqué.

On suppose que pour t < 0, le MOS est en régime permanent de blocage :V_gs = e_g = 0, i_g = 0 ; i_d = 0 ; i_dr = I ; V_ds = E.

Fermeture A t = 0, la tension e_g devient positive supérieure à la tension de seuil.
Ø *première phase* : la capacité C_gs déchargée court-circuite la grille et la source, donc le courant de grille monte très rapidement à une valeur proche de E_g1 / R_g. ce courant charge C_gs; la tension V_gs augmente exponentiellement. Tant que cette tension n'atteint pas la tension de seuil V_th du MOS, le courant de drain est quasi nul; la diode D reste passante avec I_dr = I et V_ds reste égal à E.
Ø *deuxième phase* : à t₁ la tension de seuil est atteinte; le courant I_d augmente, le courant dans la diode diminue donc puisque I_d + I_dr = I = Cste; tant que la diode reste passante, elle maintient une tension quasi nulle à se bornes donc V_ds = E = Cste.
Ø *troisième phase* : à t₂, le courant dans la diode s'est annulé et la tension V_ds décroît jusqu'à 0. C_ds se décharge dans le circuit d'alimentation de drain et la tension V_dg devient négative; la capacité C_gd doit donc être rechargée négativement par le courant de grille; durant cette phase, les capacités parasites varient; la tension V_gs reste constante ainsi que le courant de grille.
Ø *quatrième phase* : à t₃, la tension V_ds est égale à R_dson.I, valeur proche de 0; il faut continuer à charger C_gs jusqu'à la tension E_g1 et à charger négativement C_gd jusqu'à environ -E_g1. La tension V_gs augmente exponentiellement et le courant Ig diminue de même.
Ø *cinquième phase* : en t₄, toutes les grandeurs ont atteint leur valeur de régime permanent de conduction et restent constantes jusqu'à la commande du blocage
Ouverture Le blocage se déroule suivant les mêmes principes que la fermeture.
Ø *première phase* : à t₅, la commande impose une tension e_g = 0. La capacité C_gs chargée sous E_g1 va imposer un courant de grille -E_g1 / R_g. La capacité C_gs se décharge alors que C_gd se charge; la tension V_gs diminue exponentiellement. Tant que cette tension reste supérieure à la tension de seuil, le MOS reste passant donc I_d, I_dr et V_ds n'évoluent pas.
Ø *deuxième phase* : à t₆, la tension de seuil est atteinte, le blocage du MOS commence par la remontée de V_ds à la tension d'alimentation E; tant que V_ds < E, la diode D est polarisée en inverse donc elle reste bloquée; on a I_dr = 0 donc I_d = I = Cste.Durant cette phase, la variation de V_dg et celle des capacités parasite créent une tension V_gs et un courant I_g constant.
Ø *troisième phase* : à t₇ la diode D devient passante et le courant est rapidement commuté du MOS à la diode de roue libre.
Ø *quatrième phase* : à t₈, V_ds = E et I_d = 0; il ne reste plus pour finir le blocage qu'à décharger complètement la capacité C_gs et à finir de charger C_gd sous E.A t_y, on est revenu à l'état de blocage initial.

1.4.3 Temps de commutation

Les temps de commutation sont définis sur le courant de drain, comme pour le transistor à jonctions :

v temps de retard à la fermeture : t_don = intervalle de temps entre le passage de la commande e_g au niveau haut et celui de i_d à 10 % de la valeur finale I.

v temps de montée : t_r = intervalle de temps entre les passage de i_d de 10 % à 90 % de I.

v temps de fermeture : t_on = t_don + t_r

v temps de retard au blocage : t_doff = intervalle de temps entre le passage de la commande eg au niveau bas et celui de i_d à 90 % de la valeur finale I.

v temps de descente : t_f = intervalle de temps entre les passage de i_d de 90 % à 10 % de I.

v temps d'ouverture : t_off = t_doff + t_f

1.4.4 pertes de commutation

La commutation du MOS est "dure":

Ø à la fermeture, le courant de drain s'établit alors que la tension v_ds est maximale; de plus le MOS impose la vitesse de croissance de i_d donc celle de décroissance du courant i_dr dans la diode; le temps de montée du courant pouvant descendre à 100 ns, le courant de recouvrement inverse de la diode peut être élevé si la diode n'est pas suffisamment rapide; le recouvrement de la diode avec i_dr < 0 crée une surintensité dans les MOS. Il faudra choisir une diode ultra-rapide et à recouvrement de type soft pour ne pas créer des oscillations parasites.

Ø à l'ouverture, la tension v_ds remonte à E avant la décroissance du courant. La décroissance rapide du courant avec un di / dt qui peut atteindre 100 A / µs; le montage sera très sensible aux inductances parasites; la présence d'une inductance de 1 µH avec di / dt = 100 A / µs crée une surtension de 100 V aux bornes du MOS.

Lorsque la fréquence d'utilisation le permet, on a intérêt à ralentir la commutation du MOS pour éviter la génération de parasites; pour cela, il suffit de limiter le courant de grille en augmentant la résistance de grille R_g ou en plaçant une perle de ferrite sur la connexion de grille pour ajouter une petite inductance dans le circuit de commande et ralentir les variations de i_g.

Evaluons les pertes de commutation sur un exemple : E = 150 V ; I = 50 A ; courant de recouvrement de D I_rr = 3 A ; R_dson = 0,15 W ; commande à fréquence

f = 50 kHz avec un rapport cyclique égal à 50 % ; les temps définis sur la fig.15 sont t₁ = 50 ns ;

t₂ = 150 ns ; t₃ = 500 ns ; t₅ = T / 2 = 10 µs ; t₆ = 10,2 µs ; t₇ = 10,45 µs et t₈ = 10,75 µs.

v de 0 à t₁, v_ds = E et i_d= 0 donc l'énergie w₁ dissipée dans le transistor est nulle

v de t₁ à t₂ , v_ds = E et i_d varie linéairement de 0 à I + I_rr soit .L'énergie dissipée est :

v de t₂ à t₃ , i_d = I et v_ds varie linéairement de E à 0 soit .L'énergie dissipée est :

v de t₃ à t₆ , i_d = I et v_ds = R_dson.I = 0,75 V L'énergie dissipée est :

v de t₆ à t₇ , i_d = I et v_ds varie linéairement de 0 à E soit .L'énergie dissipée est :

v de t₇ à t₈ , v_ds = E et i_d varie linéairement de I à 0 soit .L'énergie dissipée est :

v de t₈ à la fin de la période T, le MOS est bloqué donc i_d = 0; l'énergie dissipée est nulle.

L'énergie totale dissipée est la somme des énergies sur chaque intervalle soit w = 435 µJ; ces pertes se répartissent

·        à la fermeture : w₁+ w₂+ w₃ = 191 µJ soit 44 % de w

·        en conduction : w₄ =37 µJ soit 9 % de w

·        à l'ouverture : w₅+ w₆ = 207 µJ soit 47 % de w

L'énergie w étant dissipée durant une période T = 20 µs; la puissance dissipée est w / T = w.f soit P = 22 W.

La commutation du MOS peut être améliorée par un circuit d'aide à la commutation de principe identique à celui décrit pour le transistor à jonctions.

1.5 Circuits de commande

L'état du MOS est fixé par la tension de commande grille - source :

Ø le transistor est bloqué si v_gs est inférieure à la tension de seuil de l'ordre de 3 à 5 volts

Ø le transistor est saturé si v_gs est de l'ordre de 10 à 15 volts

Durant les commutations, la commande de grille doit être capable de fournir des impulsions de courant positif pour la fermeture et négatif pour l'ouverture.

1.5.1 Commande par circuits logiques

Les circuits logiques de technologie CMOS peuvent être directement utilisés pour fournir la tension de commande grille - source. Le courant que peut fournir un tel circuit étant limité à quelques dizaines de mA, les temps de commutation seront grands, de l'ordre de 700 ns à 1,2µs.

On peut diminuer ces temps en utilisant plusieurs portes en parallèle; par exemple avec six inverseurs 4049 en parallèle, les temps de commutation sont de l'ordre de 100 ns. Il existe des circuits spécifiques pouvant fournir des courants de l'ordre de 200 à 500 mA en valeur absolue. ces circuits permettent des temps de commutation de l'ordre de 50 à 300 ns.

Les circuits de logique TTL ne sont pas directement utilisables pour la commande d'un MOS, la tension de sortie étant limitée à 5 V; il faut utiliser des portes TTL à collecteur ouvert suivant le schéma de la fig.16.

Les temps de commutation obtenus sont importants : 10 µs à la fermeture et 250 ns à l'ouverture.

On peut aussi utiliser des MOS dits "à niveau logique"; la réduction de l'épaisseur de la couche d'oxyde permet d'obtenir une tension de seuil de l'ordre de 1,5 V; une tension Vgs = 5 V est alors suffisante pour assurer la saturation.

1.5.2 Commande par transistors

La commande peut être réalisée à partir de transistors discrets soit à jonctions soit de type MOS faible puissance.

La fig.17 montre un exemple de commande :

Lorsque la tension de commande e_c devient positive, le transistor T' se sature et commande la fermeture. La résistance R fixe le courant maximal de grille; la capacité C permet de fournir une pointe de courant à la fermeture pour accélérer la commutation.

Lorsque la tension e_c devient négative, le transistor T" se sature et commande le blocage du MOS.

Les temps de commutation sont de l'ordre de 20 ns à la fermeture et 100 ns à l'ouverture.

1.5.3 Commande ISOLée

Lorsque le montage l'exige pour des raisons de sécurité ou lorsque la source du MOS n'est pas reliée à la masse de commande (bras de pont), on doit transmettre la commande à travers un circuit d'isolement : transformateur d'impulsion, optocoupleur, fibre optique; les deux derniers cas imposent de disposer d'une alimentation continue 15 V isolée de la commande.

Dans un montage en pont, on peut utiliser la technique bootstrap (fig.18):

v lorsque e_c est au niveau haut, T est fermé; le point M est porté à un potentiel voisin de 0; la capacité C se charge à travers D sous 15 V

v lorsque e_c est au niveau bas, T est bloqué et T' est passant; le point M est porté à un niveau proche de la tension HT; le circuit CI1 de translation de niveau porte l'entrée de CI2 au potentiel de M; l'inverseur CI2, alimenté par le condensateur C chargé sous 15 V, a un niveau haut en sortie pour commander T'.

1.6 Protections

1.6.1 Protection de la grille

La tension grille - source ne doit pas dépasser la tension maximale de claquage ( 15 à 20 V); la protection peut être assurée par une diode zéner cette diode doit avoir une tension de claquage Vz supérieure à la tension de commande à l'état haut et inférieure à la tension maximale grille-source. Pour limiter l'effet des inductances parasites, cette diode doit être implantée au plus près du MOS.

Ce mode de protection ralentit les commutations car la diode zéner bloquée présente une capacité parasite qui vient s'ajouter à celles du MOS.

Dans les circuits rapides, on peut remplacer la diode zéner par la jonction émetteur base d'un petit transistor; cette jonction a une tension de claquage de l'ordre de 15 V et présente une très faible capacité parasite.

1.6.2 Protection du drain

Pour rester dans l'aire de sécurité, on doit limiter la tension V_ds à une valeur inférieure à V_dsmax et l'intensité I_d à une valeur inférieure à I_dMmax.

Ø protection en tension : la tension drain - source peut être limité par une diode zéner haute tension ou une diode transil de tension de claquage supérieure à la tension de blocage et inférieure à V_dsmax .Un circuit RC connecté entre drain et source peut être nécessaire pour limiter les oscillations parasites à l'ouverture.

Ø protection en courant : pour empêcher le courant d'atteindre des valeurs dangereuses, il faut mesurer celui-ci et provoquer le blocage du MOS dès que le courant atteint une valeur limite inférieure à I_dMmax . Pour mesurer le courant, on peut utiliser un shunt de faible résistance; sa valeur doit être choisie pour limiter sa puissance dissipée à 1 à 2 watts et pour obtenir une tension de l'ordre de quelques dizaines de mV.

Pour éviter les pertes supplémentaires créées par le shunt, on peut utiliser un dispositif dit SENSEFET qui permet d'obtenir une image du courant de drain.

On sait que le MOS de puissance est composé de plusieurs milliers de cellules identiques placées en parallèle; deux cellules commandées par la même tension V_gs sont traversées par le même courant j. Dans le SENSEFET, sur les N cellules en parallèle, on en réserve n << N pour constituer un MOS Ts de faible puissance; le rapport des courants I_d / I_ds = N / n montre que le courant de TS est une image du courant dans T.

Par exemple pour I_d = 10 A et N / n = 2 000, on a I_ds = 5 mA; un shunt s = 200 W fournit une tension proportionnelle au courant I_d de valeur 1 V en dissipant 5 mW. Pour obtenir le même résultat avec un shunt s' en série avec le MOS T, il faudrait un shunt s' = 100 mW dissipant 10 W.

2 Transistor IGBT

2.1 Principe et technologie

L'utilisation du transistor MOS à la place du transistor bipolaire permet de simplifier la commande et d'élever la fréquence de fonctionnement; ceci n'est possible que pour des tensions de blocage inférieures à 800 V; le MOS est surtout utilisé à des fréquences jusqu'à 100 kHz et des tensions de blocage jusqu'à 400 V.

Pour combiner ces avantages du MOS avec les avantages du transistor bipolaire (pertes de conduction plus faibles), a été créée la structure IGBT pour Insulate Gate Bipolar Transistor

2.1.1 Structure

Comme le MOS, le transistor IGBT est formé de plusieurs milliers de cellules intégrées sur une même puce et connectées en parallèle. Chaque cellule a la structure de la fig.9.

Sur un substrat P+ on dépose une mince couche N+ puis on fait croître par épitaxie une épaisse couche N- Dans cette couche, on crée une zone P puis dans cette zone quatre îlots N+. A la surface de cette couche on crée deux îlots en polysilicium conducteur pour former la grille de commande; ces îlots sont isolés par un dépôt de silice puis enrobées dans une couche métallique formant l'émetteur du transistor; la métallisation de la face opposée crée le collecteur. Nous avons ainsi intégré sur la puce un transistor IGBT symbolisé suivant la fig.10.a;

Cette structure comprend (fig.10.b):

Ø un transistor T de type MOS canal N dont la grille est celle de l'IGBT, le drain la zone N- et la source l'îlot N+

Ø un transistor T' de type bipolaire PNP; son émetteur est le collecteur de l'IGBT, son collecteur est la zone P et sa base est reliée au drain du MOS par la résistance R_mod du puits N

Ø un transistor parasite T" de type bipolaire NPN.

2.1.2 Fonctionnement

Étudions le fonctionnement suivant la polarisation en négligeant l'effet du transistor T".

Ø En polarisation inverse v_ce < 0 : la jonction P+ N+ du collecteur est bloquée, donc la base de T' est polarisée en inverse et ce transistor ne peut conduire; la jonction étant mince et fortement dopée, sa tenue en inverse est faible et sa tension de claquage limitée à quelques dizaines de volts.

L'IGBT est bloqué en polarisation inverse mais ne peut bloquer que de faibles tensions; ce fonctionnement doit être évité.

Ø En polarisation directe v_ce > 0 : il existe deux modes suivant la polarisation de grille.

v pour v_ge = 0 : le MOS T est bloqué car aucun canal N ne se crée sous l'émetteur par inversion de la zone P; le courant de base de T' est nul donc il est bloqué. La jonction collecteur - base de T supporte toute la tension directe; comme son collecteur ( zone N-) est large et peu dopé, la tenue en tension est bonne.

L'IGBT est bloqué en polarisation directe lorsque la tension de grille est nulle; la tension maximale entre collecteur et émetteur peut atteindre 1,2 kV.

v pour v_ge > 0 : le MOS T est devient passant par inversion de la couche P dès que la tension de grille dépasse la tension de seuil du MOS v_geth. Le courant de drain de T alimente la base de T' qui devient passant. L'injection des porteurs dans le canal diminue la résistance R_mod et T' se sature. Ce phénomène permet à l'IGBT de conduire un courant direct 10 à 20 fois plus élevé qu'un MOS ayant la même surface, avec la même tenue en tension. Si on veut bloquer une tension élevée, il faut élargir la zone N- et diminuer son dopage; ceci donne pour le MOS une forte résistance R_DSon donc une forte chute de tension en conduction directe. L'effet de modulation de la résistance permet dans l'IGBT de réduire la chute de tension.

Par exemple avec un transistor 500 V/ 10 A : pour un MOS R_DSon = 0,5 W donc la chute de tension atteint 5 V pour un courant de 10 A et les pertes de conduction 50 W; pour un IGBT, la chute de tension et les pertes sont deux fois plus faibles. Pour que l'IGBT devienne passant, il faut polariser en direct la jonction Base - émetteur de T'; ceci suppose que la tension v_ce atteigne environ 1 V. Il y a donc aussi un seuil de tension entre collecteur et émetteur pour rendre l'IGBT conducteur. Lorsque l'IGBT conduit un courant I, celui-ci se répartit entre T' et T; pour profiter de la chute de tension plus faible du transistor bipolaire, il faudrait que la majeur partie du courant passe dans T' donc avoir un gain en courant b élevé pour ce transistor. Mais il faut tenir compte du transistor parasite T"; celui forme avec T' une structure thyristor; si on rend cette structure passante, l'IGBT se verrouille comme un thyristor et on ne peut plus le bloquer en annulant la tension de commande. Pour éviter la mise en conduction de T', il faut réduire la résistance R_b en dopant plus fortement la zone P; ceci diminue le gain de T'. Actuellement le compromis qui résulte de ceci est de faire passer 30 % du courant I dans T' et 70 % dans le MOS T.

L'IGBT peut être saturé sous polarisation directe en appliquant une tension de grille supérieure à la tension de seuil du MOS.

2.2 Commutations

L'IGBT polarisé sous la tension continue E, alimente une charge inductive modélisée par la source de courant continu I; la grille est commandée par le générateur e_g en série avec une résistance. A t = 0-, l'IGBT est en régime permanent de blocage : e_g = 0 ; v_ge = 0 ; i_g = 0 ; v_ce = E et i_c = 0.

Fermeture A t = 0, la tension e_g devient positive supérieure à la tension de seuil.
v de 0 à t₁ : le courant de grille charge la capacité parasite C_ge du MOS; la tension v_ge augmente exponentiellement jusqu'à la tension de seuil; l'IGBT reste bloqué avec i_c = 0
v de t₁ à t₂ : la tension de seuil étant atteinte, le courant collecteur i_c augmente. Tant qu'il n'a pas atteint la valeur I, la diode D conduit imposant v_ce = E; le courant de grille continue à charger la capacité de grille. En t₂, le courant collecteur est égal à I.
v de t₂ à t₃ : la diode D se bloque, le courant i_c dépasse I en raison du courant de recouvrement inverse de D. La tension v_ce tend vers 0; le courant de grille doit continuer à charger C_ge et doit décharger la capacité drain - grille du MOS; i_g et v_ge restent constants durant cette phase.
v de t₃ à t₄ : i_c = I et v_ce = 0; le courant de grille finit de charge la capacité C_ge jusqu'à ce que v_ge = e_gesat.
Ouverture A t = t₅, l'IGBT est saturé et la tension de commande prend la valeur e_g = 0 pour commander le blocage
v de t₅ à t₆ : le courant de grille négatif décharge la capacité C_ge; tant que v_ge reste supérieur à la tension de seuil, l'IGBT reste saturé et i_c = I.
v de t₆ à t₇ : la tension de seuil étant atteinte, le courant i_c commence à diminuer; le courant I ne pouvant être discontinu, la diode D devient passante et la tension v_ce remonte rapidement à E avec une surtension due aux inductances parasites. Il faut continuer à décharger C_ge tout en chargeant la capacité drain - grille du MOS; i_g et v_ge restent constants durant cette phase.
v de t₇ à t₈ : la conduction est commutée de l'IGBT à la diode D; en t₈, l'IGBT est bloqué et il reste à finir de décharger la capacité de grille

2.3 Commande

Si l'IGBT a des caractéristiques entre émetteur et collecteur proches de celles d'un transistor bipolaire, sa commande s'apparente à celle du transistor MOS.

Il y a cependant quelques différences:

v la décroissance du courant à l'ouverture est plus lente que pour le MOS; en effet la commande provoque d'abord le blocage du MOS T; le blocage rapide de celui-ci met la base de T' en circuit ouvert; la désaturation de ce transistor est donc difficile car les porteurs piégés dans la base ne peuvent plus disparaître que par recombinaison.

v à l'ouverture, il faut limiter la vitesse de croissance de la tension v_ce pour ne pas déclencher la structure thyristor parasite; pour cela, on peut augmenter la résistance R_g au blocage (valeur de l'ordre de 100 W), polariser négativement la grille pour bloquer le transistor parasite ou placer un circuit R - C entre émetteur et collecteur pour ralentir la montée de la tension.